快捷搜索:  test  as

英特尔计划让CPU、GPU和FPGA实现语言共通

(文章滥觞:PingWest)

在异构谋略大年夜行其道确当下,假如谋略设备“不说同一种说话”的话,谋略的效果无法达到最佳,“巴别塔”的效果仍旧存在。

装过机的同伙可能知道 PCI-e 总线,可以理解为如今电脑内部大年夜部分元器件互相沟通的桥梁和说话。而在如今的 AI 期间,在深度神经收集的练习和机械进修算法的应用中,每每要用到 GPUFPGA(现场可编程门阵列,一种定制化谋略设备)等不同谋略架构的设备。假如他们继承应用 PCI-e 作为沟通的说话,效能将大年夜打折扣。

英特尔的技巧活动“互联日”(Interconnect Day) 上,英特尔处置惩罚器互联架构部主任 Stephen Van Doren 指出了现如今 PCI-e 作为互联技巧的瓶颈所在:科技行业正在经历爆炸式的数据增长,AI 这样的应用处景匆匆使人们开始让 GPU、FPGA 等专用硬件和 CPU 一路事情。而 PCI-e 作为一种古老的互联技巧,其内存应用效率、延迟和数据吞吐量已经不能满意日益增长的数据和谋略速率必要。

比如,PCI-e 在不合架构的处置惩罚器之间创造了过多伶仃的内存池,导致内存应用效率很低。不仅如斯,谋略行业的最新趋势是内存解聚,也即让办事器不再配备使用率较低的过量内存,在这一趋势上 PCI-e 也无法满意。

换言之,在 AI 谋略的期间,PCI-e 已经不是 CPU、GPU、FPGA 以及其他 AI 谋略设备(比如终端 AI 谋略卡)之间沟通的最佳说话。为了在不颠覆现有处置惩罚器的 PCI-e 硬件接口,导致过度立异的根基上,冲破 PCI-e 的这一瓶颈,英特尔在今年3月发布了 CXL,一项全新的开放互联技巧。

CXL 全称 Compute Express Link,是英特尔为 CPU 和事情负载加速器(如GPU、FPGA)之间实现高速、低延迟互连而设计的一项新“说话”。

它的好处,首先是处置惩罚器之间能够实现内存同等性,容许资本共享,从而得到更高的机能、低落软件客栈的繁杂性,低落系统的总资源;其次,它构建与 PCI-e 逻辑和物理层级之上,更轻易被现有支持 PCI-e 端口的处置惩罚器(绝大年夜部分的通用 CPU、GPU 和 FPGA)所回收。

CXL 的数据互换层包括三个子协议:CXL.io,认真设备之间的相互发明、连接建立等等;.cache,让非 CPU 架构的处置惩罚器可以直接读取 CPU 的数据;.memory,让 CPU 可以直接读取非 CPU 架构处置惩罚器附带的内存。这套逻辑将使得数据中间办事器不再必要配备过量、低使用率的内存。

差别于英特尔在自立架构谋略产品内部通用的 UPI 协议,CXL 是一个非对称的协议,使得异构处置惩罚器之间的内存调用不再臃肿不堪,数据互换更快。

由于可以存在于 PCI-e 的物理层面上,英特尔将 CXL 视为一种可选的协议,意即 PCI-e 的互联协议没有被完全扬弃。不过作为 PCI-e 标准拟订组织的董事成员,英特尔已经计划在第六代 PCI-e 标准上大年夜力推进 CXL 的采纳。数据中间运营者将会是这项技巧最直接的获益者,这也是阿里巴巴、思科、戴尔EMC 、Facebook、Google、HPE、华为和微软这几大年夜数据中间和云谋略领域巨子加盟到 CXL 开放同盟的缘故原由。

今朝,异构谋略技巧高速进步,让 AI 谋略从几十年前的另类幻想成为了可能,并且导致了无数新的应用处景、商业时机出生。而经由过程推进 CXL,英特尔盼望为异构谋略付与一种全新的说话,让介入者加倍高效地进行数据上的“对话”。

您可能还会对下面的文章感兴趣: